디지털 칩 설계에서 전력망(Power Delivery Network, PDN)은 모든 회로 요소에 안정적으로 전력을 공급하기 위한 인프라입니다. 전력망의 품질은 단순히 공급 전압 수준을 유지하는 것에 그치지 않고, IR Drop, 전자 마이그레이션(EM), 노이즈 내성과 같은 다양한 전기적 특성에 영향을 미칩니다. 따라서 전력망 설계는 신호 배선이나 클럭 트리와 동일한 수준의 중요도를 가지며, 고성능·저전력 칩일수록 더욱 정교한 접근이 요구됩니다.
이번 글에서는 전력망 설계의 개념과 구성 방식, IR Drop의 원리 및 분석 기법, 그리고 실무에서 고려해야 할 최적화 전략들을 소개합니다.
1. 전력망(PDN)의 기본 개념
PDN은 전원 공급 핀에서부터 칩 내부의 모든 셀까지 전력을 전달하는 배선 구조입니다. 전력망은 일반적으로 다음과 같은 계층으로 구성됩니다:
- Package → Bump → C4 Pad → Power Ring: 외부 전원이 칩 경계로 전달되는 경로
- Power Ring → Power Stripe: 칩의 경계에서 내부로 전력 분배
- Power Stripe → Cell VDD/VSS: 표준 셀 영역으로의 전류 공급
PDN은 높은 전류를 감당할 수 있어야 하며, 동시에 저항과 인덕턴스를 최소화하여 전압 강하(IR Drop)와 EM 문제를 방지해야 합니다.
2. IR Drop이란?
IR Drop은 전류(I)가 배선의 저항(R)을 지날 때 발생하는 전압 손실(V = I×R)을 의미합니다. 이 손실로 인해 셀의 동작 전압이 의도보다 낮아지고, 결과적으로 타이밍 오류나 기능 오류가 발생할 수 있습니다.
IR Drop의 주요 원인:
- 너무 얇거나 좁은 Power Stripe
- 셀 밀집 지역에서의 과도한 전류 소비
- 전원 네트워크 내의 비효율적 분기 구조
IR Drop이 미치는 영향:
- 셀 스위칭 지연 증가 → 타이밍 마진 감소
- 전압 마진 축소 → Setup/Hold violation 가능성 증가
- 회로 안정성 저하 → 예측 불가능한 동작 발생
3. 전력망 설계 전략
효율적인 전력망 설계를 위해서는 다음과 같은 전략들이 적용됩니다:
● Power Ring & Stripe 설계
- Power Ring은 칩 외곽을 따라 구성된 전원 루프 구조로, Bump로부터 전력을 수용
- Power Stripe는 셀 영역 내 전력을 분산하며, Metal 1~Metal 5 등 다양한 층에 배치
- Stripe의 간격과 폭은 예상 전류량, 공정 규칙, 배선 혼잡도를 기반으로 조정
● Multi-Layer Power Grid
- 전력 라인을 여러 Metal Layer에 분산시켜 전류 밀도를 낮춤
- 수직 via를 활용하여 층간 전류 분배 효율을 높임
● Local Cell Tap 배치
- 셀 내부 전력선을 짧게 유지하고, 전류가 분산되도록 특정 위치에 셀 탭 삽입
- 특히 고전류 구동 셀 주변에 집중 배치
4. IR Drop 분석 및 검증 방법
IR Drop을 사전에 예측하고, 설계 품질을 확보하기 위해 다음과 같은 분석이 수행됩니다:
- Static IR Analysis: 평균 전류 기반으로 전체 영역의 전압 분포 예측
- Dynamic IR Analysis: 시간에 따라 스위칭되는 경로 기반으로 순간 전압 강하 예측
- Vector-Based Simulation: 실제 벡터 입력 기반으로 worst-case 조건에서의 IR Drop 파악
- IR Drop Map 시각화: 문제 영역을 색상 히트맵 형태로 분석
이 분석 결과를 기반으로, 전력이 부족한 영역에 Stripe 추가, Width 증가, Via 수 증대 등의 개선이 이루어집니다.
5. 실무 최적화 팁
- IR Drop Budget을 사전에 설정하고, 주요 타이밍 경로 위주로 집중 관리
- 배선 혼잡 예상 지역에 미리 넓은 Stripe 배치
- 클럭 라인 주변 전력망 보강으로 지연 안정화
- EM과 IR Drop 동시 고려하여 via 개수와 방향 최적화
- P&R 단계 초기에 PDN 레이아웃을 잠정 배치해 피드백 기반 반복 설계
한 줄 요약
"전력망 설계는 전류의 고속도로를 만드는 일이며, IR Drop 분석은 그 고속도로가 막히지 않도록 미리 점검하는 작업이다."
다음 글 예고
👉 [Chapter1. Digital Layout] 물리 검증(DRC & LVS)의 핵심 개념과 Signoff 준비 전략
테이프아웃 전 최종 검증 단계인 Design Rule Check와 Layout vs. Schematic 검증의 원리와 준비 전략을 정리합니다.