아날로그 회로에서 배선은 단순한 신호 전달 경로를 넘어서, 전류가 안정적으로 흐를 수 있도록 설계된 ‘에너지 통로’입니다. 특히 고전류 회로나 정밀 전압 기준 회로에서는 배선의 폭과 길이, 메탈 레이어 구성, 비아 개수 등이 회로 성능과 신뢰성에 직접적인 영향을 미칩니다.
이번 글에서는 전류 밀도(Current Density)의 개념과 계산법, 그리고 이를 기반으로 한 최적의 배선 경로 설계 전략을 정리합니다.
1. 전류 밀도란?
전류 밀도(Current Density)는 단위 면적당 흐르는 전류의 양을 의미하며, 보통 단위는 A/cm² 또는 mA/μm²로 사용됩니다.
[ J = I / A ]
- J: 전류 밀도 (A/cm²)
- I: 흐르는 전류 (A)
- A: 배선의 단면적 (cm²)
예시:
- 1mA의 전류가 폭 5μm, 두께 0.5μm의 Metal1을 흐를 경우:
- A = 5μm × 0.5μm = 2.5μm²
- J = 1mA / 2.5μm² = 0.4 mA/μm²
이는 공정에서 지정한 전류 밀도 한계값과 비교해 안전 여부를 판단하는 기준이 됩니다.
2. 공정별 전류 밀도 허용치
공정 기술 노드마다 Metal 레이어에 따라 허용되는 최대 전류 밀도는 다릅니다. 예를 들어:
| 공정 노드 | Metal Layer | 허용 전류 밀도 |
|---|---|---|
| 180nm | Metal1 | ~1.0 mA/μm² |
| 65nm | Metal2 | ~0.7 mA/μm² |
| 28nm 이하 | Top Metal | ~1.5 mA/μm² 이상 |
이 수치를 초과하면 Electromigration(EM) 문제가 발생할 수 있으며, 이는 금속 원자의 이동으로 인해 회로 단선 또는 저항 변화가 생기는 현상입니다.
3. 배선 경로 최적화 전략
전류 밀도를 적절히 유지하면서 효율적인 배선 경로를 구성하기 위해 다음과 같은 전략이 필요합니다:
● 메탈 폭(W) 증가
- 높은 전류가 필요한 배선은 넓은 폭으로 설계하여 전류 밀도 분산
- 일반적으로 전류 1mA당 1μm 이상의 폭 권장 (공정에 따라 상이)
● 상위 메탈 레이어 사용
- 상위 메탈일수록 두께가 크고 전기적 특성이 우수하여 전류 허용치가 높음
- 고전류 라인은 Metal4 이상에 배치 권장
● 병렬 배선 및 멀티 비아 구성
- 병렬 배선 구조를 사용해 전류 분산 가능
- 비아를 여러 개 사용하면 저항 감소 및 EM 방지 효과
● 전류 경로 분리
- 대전류 경로는 민감한 아날로그 노드에서 분리 배선하여 노이즈 방지
- Substrate와의 Coupling 고려하여 Isolation Layer 배치
4. 시뮬레이션 기반 검증
배선 경로가 설계되었더라도, 실제 전류 분포는 레이아웃과 기생 요소에 따라 달라집니다. 다음과 같은 시뮬레이션 툴을 사용해 검증이 필요합니다:
- IR Drop Analysis: 전류 흐름에 따른 전압 강하 분석
- EM Simulation: Electromigration 내성 분석
- Parasitic Extraction + Current Density Check: PEX 기반 검증
한 줄 요약
"전류 밀도를 이해하면 배선이 단순한 연결이 아니라, 회로 신뢰성의 핵심이라는 것을 깨닫게 된다."
다음 글 예고
👉 [Chapter3] 디바이스 오리엔테이션과 일치성(Matching) 개념